La Chine se tourne vers des technologies de fabrication de puces plus anciennes pour produire des puces 3 nm plus petites et plus rapides.

Cette approche pourrait offrir à la Chine une autre voie vers la fabrication de puces de pointe malgré les restrictions d'accès aux machines EUV (extreme ultraviolet lithography) d'ASML.

Des chercheurs chinois ont mis au point un procédé préliminaire de fabrication de transistors à grille enveloppante (GAA) à un niveau inférieur à 3 nm utilisant la lithographie ultraviolette profonde (DUV), offrant potentiellement à la Chine une autre voie vers la fabrication de puces avancées sans accès aux machines EUV les plus avancées. 

Ces travaux, rapportés par Digitimes d'après les commentaires de Ye Tianchun, chercheur chinois chevronné dans le domaine des semi-conducteurs, interviennent alors que les restrictions à l'exportation américaines et néerlandaises continuent de limiter l'accès de la Chine aux systèmes de lithographie les plus avancés d'ASML . 

L'Académie chinoise des sciences (CAS) indique que ses chercheurs ont réalisé une première intégration de transistors CMOS GAA à canaux nanométriques empilés grâce à des outils de gravure DUV. Cependant, cette technologie demeure à un stade de développement préliminaire et n'a pas encore démontré sa capacité à supporter une production à l'échelle industrielle.

L'architecture GAA pourrait contribuer à surmonter les limites de la lithographie.

Les recherches portent sur les transistors GAA, une architecture qui remplace progressivement les transistors FinFET à mesure que les fabricants de semi-conducteurs adoptent des procédés de gravure plus fins. Contrairement aux FinFET, où la grille entoure le canal du transistor sur trois côtés, les transistors GAA enroulent la grille autour du canal, offrant ainsi un meilleur contrôle du courant, comme l'a rapporté le South China Morning Post .

L'équipe de l'Académie chinoise des sciences aurait intégré des transistors CMOS GAA à canaux nanométriques empilés grâce à la lithographie DUV. Ye Tianchun, chercheur chevronné de l'Institut de microélectronique de l'Académie chinoise des sciences, a décrit ces travaux comme une première voie de développement de dispositifs inférieurs à 3 nm.

Cependant, cela ne signifie pas que la Chine ait démontré la faisabilité d'une puce inférieure à 3 nm pour la production. Le chercheur chinois a souligné que les travaux n'en sont qu'à leurs débuts et qu'une validation plus poussée au niveau de la plaquette sera nécessaire pour déterminer si le procédé peut être transféré à terme sur une ligne de production .

Cette approche n'en demeure pas moins importante car la technologie GAA est déjà utilisée par les principaux fabricants de semi-conducteurs . Samsung a commencé la production en série de puces 3 nm utilisant la technologie GAA, tandis que TSMC a adopté cette architecture pour son procédé 2 nm en 2025.

Des solutions pour contourner les restrictions EUV.

Ces recherches interviennent dans un contexte d'accès limité de la Chine à la lithographie ultraviolette extrême (EUV) , technologie utilisée par les principaux fabricants de puces pour produire les semi-conducteurs les plus performants. Les machines EUV d'ASML utilisent une lumière de 13,5 nm pour graver des motifs extrêmement fins sur des plaquettes de silicium. Ces systèmes figurent parmi les machines industrielles les plus sophistiquées jamais construites et sont essentiels à la production de puces de pointe.

Les restrictions à l'exportation empêchent ASML de vendre des systèmes EUV à des clients chinois et, par conséquent, les chercheurs chinois en semi-conducteurs ont de plus en plus exploré des moyens d'obtenir de meilleures performances à partir d'équipements DUV plus anciens, notamment grâce à de nouvelles structures de transistors, techniques de traitement et matériaux.

L'Académie chinoise des sciences (CAS) travaille sur plusieurs aspects de ce problème. En 2025, des chercheurs de l'institut ont mis au point un laser DUV entièrement à semi-conducteurs capable de produire une lumière cohérente de 193 nm, la longueur d'onde utilisée par les systèmes de lithographie DUV avancés. Par ailleurs, des chercheurs étudient également la possibilité d'utiliser différentes architectures de dispositifs et techniques de fabrication pour pallier les limitations de la lithographie.

L'industrie chinoise des semi-conducteurs poursuit néanmoins plusieurs approches parallèles. Huawei a dévoilé en 2026 ce qu'elle appelle la loi d'échelle Tau, une approche de conception de puces basée sur la « mise à l'échelle temporelle » qui, selon l'entreprise, pourrait à terme produire des densités de transistors comparables à un procédé de 1,4 nm d'ici 2031.

https://interestingengineering.com/innovation/china-older-chipmaking-technology-smaller-chips