HUAWEI présente la loi d'échelle Tau (τ), ouvrant la voie à des avancées majeures en matière de densité de transistors et de performances système et contourne les restrictions américaines.
infohightech ·
Lundi dernier, lors du Symposium international IEEE sur les circuits et systèmes (ISCAS) 2026, He Tingbo de HUAWEI a prononcé un discours d'ouverture intitulé « Nouvelle voie pour les semi-conducteurs : une application concrète ». Dans son intervention, elle a présenté la loi d'échelle Tau (τ), un nouveau principe directeur pour l'avenir de l'industrie des semi-conducteurs. Cette loi propose de remplacer la mise à l'échelle géométrique par une mise à l'échelle temporelle (τ) comme nouveau principe directeur pour l'évolution des semi-conducteurs et des systèmes électroniques. Grâce à ce principe, des technologies innovantes telles que le LogicFolding peuvent être utilisées pour réduire en continu le temps de propagation du signal et améliorer constamment la densité des transistors, ce qui stimulera l'évolution continue des semi-conducteurs et des systèmes électroniques.
He Tingbo de HUAWEI a prononcé un discours d'ouverture intitulé « Nouvelle voie pour les semi-conducteurs en pratique »
Ces dernières années, la loi de Moore, qui a guidé l'industrie des semi-conducteurs pendant plus de cinquante ans, s'est heurtée à des limites physiques importantes et à une baisse de sa rentabilité. L'industrie mondiale est de plus en plus contrainte par le ralentissement de la miniaturisation des transistors et l'érosion des avantages liés au coût par transistor. Elle doit désormais relever le défi urgent et commun de surmonter les contraintes physiques des procédés traditionnels et de trouver une nouvelle voie d'évolution durable capable de répondre à la demande croissante en puissance de calcul. C'est là qu'intervient la loi d'échelle τ.
S’appuyant sur ce principe, HUAWEI a développé des technologies de base innovantes telles que LogicFolding et mis en place un mécanisme de co-optimisation multiniveau couvrant les dispositifs semi-conducteurs, les circuits, les puces et les systèmes. Ce mécanisme vise à réduire systématiquement la constante de temps τ afin d’améliorer les performances, l’efficacité énergétique et la densité de transistors à chaque niveau, de la manière suivante :
- Au niveau du dispositif : optimisation de la résistance et de la capacité parasite des transistors et des interconnexions afin de minimiser la constante de temps τ au niveau du dispositif dans la couche physique sous-jacente.
- Au niveau du circuit : l’adoption de l’architecture LogicFolding permet de s’affranchir des contraintes physiques des schémas de circuits traditionnels, de raccourcir considérablement le câblage du chemin critique, de réduire efficacement la charge résistive et capacitive de la propagation du signal et, en fin de compte, d’améliorer la densité des transistors et les performances du circuit.
- Au niveau de la puce : l’utilisation d’une conception coordonnée de l’ensemble de la pile logicielle, architecturale et de silicium permet un contrôle précis et axé sur la charge de travail des flux d’instructions et de données, améliorant ainsi le parallélisme et l’efficacité au niveau du système et réduisant considérablement le temps d’exécution de bout en bout.
- Au niveau système : redéfinition des protocoles d’interconnexion pour les systèmes informatiques avec UnifiedBus afin d’obtenir un adressage mémoire unifié et une sémantique mémoire native pour les SuperPoDs, réduisant considérablement la latence des communications système.
Dans son discours d'ouverture, He Tingbo a détaillé l'application par HUAWEI de la loi d'échelle τ aux smartphones et à l'intelligence artificielle. Au cours des six dernières années, HUAWEI a conçu et produit en série 381 puces basées sur cette loi, destinées à un large éventail d'industries, de secteurs et de marchés. Les puces Kirin, dont le lancement est prévu pour l'automne 2026, seront les premières à adopter l'architecture LogicFolding, ce qui améliorera considérablement leurs performances. D'ici 2031, les puces haut de gamme conçues par HUAWEI et basées sur la loi d'échelle τ devraient présenter une densité de transistors équivalente à celle des procédés de gravure de 14 Å (1,4 nm).
Pour l'avenir, He Tingbo a déclaré : « Nous sommes convaincus que l'ouverture et la collaboration sont essentielles pour stimuler les progrès continus de l'industrie des semi-conducteurs. Aucune entreprise ne peut, à elle seule, trouver toutes les réponses aux questions relatives à l'évolution des semi-conducteurs. Grâce à la loi d'échelle τ, nous avons hâte de collaborer étroitement avec des scientifiques, des ingénieurs et des partenaires industriels du monde entier afin de favoriser le développement durable des industries des semi-conducteurs et de l'électronique. »
Alors que les États-Unis et la Chine rivalisent pour la domination mondiale dans le domaine de
l'intelligence artificielle, les sanctions américaines entrées en vigueur en 2019 ont largement coupé Huawei des fabricants mondiaux de puces semi-conductrices, ces minuscules cerveaux qui alimentent tout, des smartphones aux ordinateurs en passant par les voitures.
https://www.huawei.com/en/news/2026/5/ieee-iscas-tau-scaling