Une équipe de recherche conjointe nippo-américaine a réalisé la première puce de silicium à intégrer un bit probabiliste spintronique (bit p) grâce à des procédés de fabrication de semi-conducteurs. Composée de chercheurs de l’Université de Tohoku et du National Institute of Standards and Technology (NIST), l’équipe a validé expérimentalement le fonctionnement du bit p, un composant essentiel des ordinateurs probabilistes (ordinateurs p). Cette avancée ouvre la voie à la réalisation d’ordinateurs p spintroniques à grande échelle pour des applications telles que l’intelligence artificielle et l’apprentissage automatique.

De nombreux problèmes informatiques émergents nécessitent l’exploration efficace d’un nombre considérable d’états possibles. Les ordinateurs classiques, qui traitent l’information binaire (0 ou 1) de manière séquentielle, ne sont pas toujours adaptés à ces tâches hautement parallèles. Les ordinateurs probabilistes utilisent quant à eux des bits probabilistes, ou p-bits, qui fluctuent de manière stochastique entre 0 et 1 grâce à une aléatoire physique intrinsèque.

La capacité des p-ordinateurs à adopter rapidement de nombreux états leur confère un intérêt croissant en tant que plateforme informatique de nouvelle génération. Parmi les technologies candidates, la spintronique est considérée comme particulièrement prometteuse, car les dispositifs magnétiques nanométriques peuvent générer naturellement un comportement probabiliste par le biais des fluctuations magnétiques.

(a) Photographie de puces de test fabriquées sur un substrat de silicium par des procédés de fabrication de circuits intégrés semi-conducteurs. (b) Schéma de la structure en coupe du p-bit spintronique. Les transistors et les couches d’interconnexion inférieures ont été fabriqués chez SkyWater Technology, puis les dispositifs spintroniques ont été fabriqués à l’Institut de recherche en communication électrique de l’Université de Tohoku. (c, d) Images au microscope électronique en coupe et en plan du dispositif spintronique conçu pour présenter des fluctuations stochastiques. ©Shunsuke Fukami, William A. Borders et al.

Dans ce travail, les docteurs Ju-Young Yoon, Nuno Cacoilo, Shun Kanai, Shunsuke Fukami, William Andrew Borders et leurs collaborateurs ont fabriqué des p-bits spintroniques directement sur une puce de silicium en combinant des technologies de fabrication de semi-conducteurs de pointe au Japon et aux États-Unis. Les transistors et les couches d’interconnexion inférieures ont d’abord été fabriqués à l’aide du procédé CMOS 130 nm fourni par SkyWater Technology. Les nanodispositifs superparamagnétiques et les électrodes supérieures ont ensuite été intégrés grâce aux installations de fabrication de dispositifs spintroniques de l’Université de Tohoku.

Les chercheurs ont confirmé deux caractéristiques essentielles du fonctionnement des p-bits : les fluctuations stochastiques de la tension de sortie au fil du temps et la possibilité de contrôler la tension de sortie moyenne par une tension d’entrée. Il s’agit de la première démonstration mondiale d’un p-bit spintronique monolithiquement fabriqué sur une puce de silicium à l’aide de procédés de fabrication de circuits intégrés semi-conducteurs.

Schéma du circuit du p-bit spintronique utilisé dans cette étude. (b) Tension de sortie du p-bit (Vout) mesurée en fonction du temps et sa dépendance à la tension de polarisation d’entrée (Vbias). ©Shunsuke Fukami, William A. Borders et al.

Ce résultat ouvre la voie à une production à grande échelle d’ordinateurs spintroniques de type p, bien au-delà des prototypes actuels assemblés manuellement. En perfectionnant les technologies des dispositifs et des circuits et en augmentant le nombre de bits p intégrés, les chercheurs espèrent que les ordinateurs spintroniques de type p se rapprocheront d’une mise en œuvre pratique à grande échelle.

Les résultats ont été publiés dans la section Accès anticipé de la revue IEEE Electron Device Letters le 26 mai 2026.

Ce travail a été rendu possible grâce au programme Nanotechnology Xccelerator, piloté par le NIST, qui distribue des schémas de circuits open source pour l’intégration de nouvelles technologies sur CMOS.

https://www.tohoku.ac.jp/en/press/spintronics_pcomputer_ready_for_scale_up.html