Des scientifiques battent un record en empilant des transistors semi-conducteurs pour l'électronique à grande surface
infohightech ·
Crédit : CC0 Domaine public
Des chercheurs de l'Université des sciences et technologies du roi Abdallah (KAUST, Arabie saoudite) ont établi un record en matière de conception de micropuces en réalisant le premier CMOS hybride (semi-conducteur à oxyde métallique complémentaire) à six piles pour l'électronique de grande surface. Aucun autre CMOS hybride ne dépassant deux piles n'ayant été signalé, cet exploit marque une nouvelle référence en matière de densité et d'efficacité d'intégration, ouvrant des perspectives en matière de miniaturisation et de performances électroniques.
Un article détaillant les recherches de l'équipe apparaît dans Nature Electronics .
Parmi les technologies de micropuces , les puces CMOS équipent la quasi-totalité des appareils électroniques, des téléphones et téléviseurs aux satellites et appareils médicaux. Comparées aux puces silicium classiques, les puces CMOS hybrides sont plus prometteuses pour l'électronique grand format. La miniaturisation électronique est essentielle pour l'électronique flexible, la santé connectée et l'Internet des objets, mais les approches de conception actuelles atteignent leurs limites.
« Historiquement, l' industrie des semi-conducteurs s'est concentrée sur la réduction de la taille des transistors pour augmenter la densité d'intégration. Mais nous atteignons une limite en mécanique quantique et les coûts explosent », a déclaré Xiaohang Li, professeur associé à la KAUST, qui a dirigé l'étude et dirige le laboratoire de semi-conducteurs avancés de la KAUST. « Pour continuer à progresser, nous devons aller au-delà de la mise à l'échelle planaire ; l'empilement vertical des transistors est une solution prometteuse. »
La fabrication de micropuces nécessite souvent des températures de plusieurs centaines de degrés Celsius, ce qui peut endommager les couches inférieures de la puce lors de l'ajout de nouvelles. Dans le procédé KAUST, aucune étape de fabrication n'a dépassé 150 °C, et la plupart des étapes ont été réalisées à une température proche de la température ambiante.
La surface des couches doit également être aussi lisse que possible. Les modifications apportées à la nouvelle conception ont permis de conserver des surfaces plus lisses que les procédés de fabrication précédents. Pour l'empilement vertical, les couches doivent être correctement alignées pour une connexion optimale. Là encore, les scientifiques ont amélioré la fabrication.
Selon Li, la fabrication de ces piles nécessite des méthodes moins énergivores que la fabrication de puces plus standard. Thomas Anthopoulos, membre de l'équipe de l'Université de Manchester au Royaume-Uni, affirme que la nouvelle puce ne débouchera pas nécessairement sur de nouveaux supercalculateurs, mais que si elle pouvait être utilisée dans des appareils courants comme les appareils électroniques domestiques intelligents et les dispositifs de santé portables , elle réduirait l' empreinte carbone de l'industrie électronique tout en offrant davantage de fonctionnalités à chaque couche ajoutée.
« Dans la conception de micropuces , il s'agit avant tout d'optimiser la puissance dans un espace réduit. En affinant plusieurs étapes de fabrication, nous proposons un modèle pour une mise à l'échelle verticale et une augmentation de la densité fonctionnelle bien au-delà des limites actuelles », a déclaré Saravanan Yuvaraja, chercheur postdoctoral et premier auteur de l'article. Martin Heeney, professeur à la KAUST, et Thomas Anthopoulos, professeur adjoint, ont également contribué à l'étude.
https://techxplore.com/news/2025-10-scientists-stacking-semiconductor-transistors-large.html