Étiquette : de la taille d’un ongle

La puce d’IBM gravée en moins d’un nanomètre intègre près de 100 milliards de transistors, offrant ainsi une efficacité et des performances accrues par rapport à la gravure en 2 nm.

IBM a développé le plan directeur pour produire un processeur utilisant une technologie de puce inférieure à 1 nanomètre (nm), surpassant ses propres efforts pour augmenter l’efficacité et la puissance de traitement avec la technologie 2 nm d’il y a quelques années.

La valeur de 1 nm ne correspond plus à une mesure précise de la taille des transistors. Cette partie du nom d’un nœud de procédé (ou technique de fabrication de puces) faisait autrefois référence à la longueur physique de la grille d’un transistor.

Cette courte vidéo ci-dessous explique comment cela a évolué au fil des ans. L’essentiel à retenir est que les transistors sont désormais tridimensionnels et ne peuvent plus être mesurés de la même manière qu’auparavant. Ce qui importe beaucoup plus aujourd’hui, c’est la densité de transistors, c’est-à-dire le nombre de puces que l’on peut intégrer sur une seule puce d’une taille donnée.

Faut-il croire au marketing des processeurs ? – Explication des nœuds de traitement

Le géant des semi-conducteurs affirme avoir réussi à intégrer près de 100 milliards de transistors sur une puce de la taille d’un ongle. C’est presque le double du nombre de transistors présents sur une puce de même taille gravée en 2 nm depuis 2021.

Plaquette de silicium IBM à nœud inférieur à 1 nanomètre

Grâce à une densité de transistors plus élevée, les électrons parcourent une distance bien plus courte entre les transistors qui s’activent et se désactivent pour traiter les données. Selon IBM, cela se traduit par des performances jusqu’à 50 % supérieures et une efficacité énergétique 70 % plus élevée que ses puces gravées en 2 nm.

Une fois implémentée dans les nouveaux processeurs, cette technologie devrait accroître la vitesse et les capacités de toutes sortes de technologies, des services d’IA générative aux téléphones en passant par l’infrastructure cloud.

Le procédé de gravure de 1 nm utilise une nouvelle architecture de transistors que l’entreprise nomme « nanostack ». Au lieu de simplement empiler horizontalement davantage de transistors sur la surface de la puce, cette architecture utilise également différentes combinaisons de matériaux superposés selon une configuration séquentielle 3D. Le schéma ci-dessous illustre ce procédé : un transistor y est représenté composé de trois éléments en feuillets nanométriques, chacun constitué de seulement 15 rangées d’atomes de silicium.

Un transistor unique composé de trois éléments en nanofeuilles empilés – chacun comprenant seulement 15 rangées d’atomes de silicium

Maîtriser la technologie est une chose, mais produire des puces à grande échelle avec cette technologie en est une autre. Le géant taïwanais de la fabrication de semi-conducteurs TSMC n’a commencé la production en volume de puces 2 nm qu’à la fin de l’année dernière . Le partenaire de fabrication d’IBM, Rapidus, espère suivre le mouvement d’ici un an environ .

Dans le secteur de l’électronique grand public, Bloomberg rapporte qu’Apple prévoit de lancer cette année une puce de 2 nm utilisant le procédé M6 de TSMC pour un puissant modèle d’ordinateur portable MacBook Pro.

Passer à une nouvelle génération de puces nécessite un travail considérable, depuis l’identification des matériaux appropriés jusqu’à la conception de nouveaux outils de lithographie, en passant par l’obtention d’un rendement suffisant de puces utilisables en production. IBM elle-même estime que la production en 1 nm ne sera pas possible avant au moins cinq ans ; il faudra donc patienter avant de voir des puces de nouvelle génération dans vos appareils personnels.

https://newsroom.ibm.com/2026-06-25-ibm-debuts-worlds-first-sub-1-nanometer-chip-technology